按 Enter 到主內容區
:::

經濟部智慧財產局Logo

:::

多層系統晶片模組結構

國發獎-103007

本專利提出半客製設計概念,搭配多層系統晶片模組結構,建構出創新之系統晶片設計方法,

此多層系統晶片模組結構可以讓系統開發者只需專注於小部分之功能擴充進行的設計、製造與驗證,

縮短系統開發時間及測試流程 ( 每一設計案可節省約 3-6 個月的時間 ),降低設計錯誤機率,

從而減少開發成本 ( 每一設計案可節省約新臺幣 270 萬元 )。

本專利技術獲得 IEEE Spectrum 雜誌報導,

受邀至 IEEE International Conference on IC Design and Technology 國際會議發表課程(Tutorial),

共計有15 家國內外平面及電子媒體報導。

  • 發布日期 : 104-03-13
  • 更新日期 : 110-03-18
  • 發布單位 : 國際事務及綜合企劃組
  • 瀏覽人次 : 242

訂閱電子報

每月寄送一次,提供我國智財權發展與新知 讓您完整掌握IP最新動態、國際趨勢

回頁首