記憶體事務層級模型模擬方法及系統

有別於傳統方法,本發明利用記憶體部分儲存區狀態省略(Bank Status Update Skipping, BSUS)技術加快DRAM記憶體的模擬時間。該技術採取兩段式更新機制以避免同步更新所有資料儲存區(Bank) 狀態時所耗費的模擬時間:(1)僅針對有接收指令資料儲存區進行資料儲存區(Bank)狀態的更新;(2)在進行資料儲存區(Bank)狀態更新前,利用相依區間(Dependence Interval)的數值來判斷是否需要進行資料儲存區(Bank)狀態回朔,若相依區間的數值小於相依區間門檻值時則進行資料儲存區(Bank)狀態回朔。本發明之技術,不僅可縮短DRAM記憶體的模擬時間,並可大幅降低資料儲存區(Bank)數目對DRAM 記憶體模擬時間的影響。
- 發布日期 : 108-05-23
- 更新日期 : 108-05-23
- 發布單位 : 專利行政企劃組
- 瀏覽人次 : 1206